img

基金

随着制造商继续通过增加其核心数量来提高芯片性能,失败的风险和错误的设计问题也增加了麻省理工学院专门研究计算机体系结构的一组研究人员认为他们有一个有用的解决方案他们开发了一个软件模拟器,被称为Hornet,它比其前代产品更准确地模拟多核芯片的性能,并且可以提供具有1,000个内核的芯片的“周期精确”模拟在过去十年左右,计算机芯片制造商一直在提高其芯片的速度通过给他们额外的处理单元或“核心”大多数主要制造商现在提供具有8个,10个甚至12个核心的芯片但是如果芯片要以我们已经习以为常的速度继续改进 - 大约每18个月加倍一次 - 它们很快就会需要数百甚至数千个核心学术界和行业研究人员都充满了改善m性能的想法ulticore芯片,但是当核心数量增加时,似乎与24或48核心似乎运行良好的方法可能会引入灾难性问题没有芯片制造商会抓住创新芯片设计的机会而没有压倒性证据表明它可以工作作为一个研究工具,一个专门研究计算机体系结构的麻省理工学院小组开发了一个名为Hornet的软件模拟器,它比其前身更准确地模拟多核芯片的性能2011年第五届国际片上网络研讨会该小组获得了最佳论文奖,他们使用模拟器分析了一项有前途且经过深入研究的多核计算技术,找到了其他模拟遗漏的致命缺陷

在即将出版的IEEE Transactions on Computer-在集成电路和系统的辅助设计中,研究人员提出了一个新版本的模拟器,它将功耗视为w作为核心之间的通信模式,单个任务的处理时间和存储器访问模式数据流通过具有数百个核心的芯片是非常复杂的,以前的软件模拟器为了提高效率而牺牲了一些精度更多精确模拟,研究人员通常使用硬件模型 - 可编程芯片可以重新配置以模仿多核芯片的行为根据电子工程和计算机科学系(EECS)博士生和大黄蜂开发人员之一的Myong Hyon Cho,大黄蜂的目的是补充而不是与其他两种方法竞争“我们认为大黄蜂位于他们之间的最佳位置,”Cho说,芯片的许多组件执行的各种任务都是由主时钟同步的;在每个“时钟周期”期间,每个组件执行一项任务大黄蜂的速度明显慢于其前任,但它可以提供具有1,000个核心的“周期精确”模拟“周期精确”意味着结果对于单个周期的水平,“Cho解释”例如,[Hornet有]能够说'这个任务需要1,223,392个周期来完成'“现有的模拟器擅长评估芯片的一般性能,但它们可能会错过出现的问题只有在罕见的病态病例中,大黄蜂更有可能将这些病例发挥出来,就像在片上网络研讨会上所做的研究一样,Cho,他的顾问和EECS教授Srini Devadas,以及他们的同事分析一种有前途的多核计算技术,其中芯片将计算任务传递给存储相关数据的核心,而不是将数据传递到执行相关任务的核心大黄蜂确定了问题的风险lled deadlock,其他模拟器已经错过了(Deadlock是一种情况,其中一些核心正在等待资源 - 通信通道或内存位置 - 正在被其他核心使用)没有核心会放弃它拥有的资源,直到它被允许访问它需要,所以时钟周期无休止地没有任何内核做任何事情

除了识别死锁的风险之外,研究人员还提出了一种避免它的方法 - 并证明他们的提议与另一个大黄蜂模拟有效说明大黄蜂的优势通过硬件系统:可以轻松地重新配置以测试替代设计方案 建立将在硬件上运行的模拟“比仅仅编写软件更棘手”,康奈尔大学电气和计算机工程助理教授Edward Suh说,他的团队使用早期版本的Hornet来模拟核心之间的通信“这很难说它本身是否更难编写,但至少现在,基础设施较少,学生不懂那些语言以及他们使用常规编程语言所以现在,它更多的工作“大黄蜂,Suh他说,在“你想快速测试好几个想法,准确度很高”的情况下,可能会有优势

但是,Nah指出,因为大黄蜂比硬件模拟或不太精确的软件模拟慢,“你倾向于模拟一个短暂的应用程序,而不是试图运行整个应用程序“但是,他补充说,”如果你想知道是否有一些ab,那肯定是有用的正常行为“此外,”人们使用的技术,如统计抽样,或类似的东西,说,“这些是应用程序的代表性部分”来源:麻省理工学院新闻办公室Larry Hardesty图片:麻省理工学院新闻办公室

News